Реферат: Процессор. Блок целочисленной арифметики.

                                  1                                                                                               8

                     0                                                                                                              1

                           P15                                                                    МК(1,2),2              1   МК(0),2   

                               1                                                                              

                    МК(1,2), у2                                                                               12

                                                                                                                       5,2

                                                                                                                8    1          13

                          y12                                                                                                     1             

                                                                                                           0   1                                                                                                                      

                                                                                                                       МК(3),2

                         у2,  у5

                                                                                                          0     8

                                                                                                                  1   

                                                                                                          0    1

                                                                                                                  1     

                                                                                                          0    3 

                                                                                                                  1     

                          у12                                                                                       10

                                                                    конец

                                                    Рис. 6.

в следующих 4-х разрядах ( Q1, Q2, Q3, Q4) кодируются вертикальным способом МО. В них фиксируется номер совокупности импульсных управляющих сигналов МО, входящих в данную МК. В МП на Рис. 6 входят  12 таких совокупностей сигналов. Обозначим их как: Y1=y2 , Y2=y6 , Y3=y1 , ­Y4=y7 , Y5=y8 , Y6=y9 , Y7={y5 , y2} , Y8=y10 , Y9=y12 , Y10=y4 , Y11=y11 , Y12={y3 , y9}.

   Адресное поле МК включает 4-х разрядное поле Х, в котором фиксируется номер логического условия Рi (i=1-15), и 4-х значное поле адреса МК А=А`В где В - младший разряд адреса.

   При формировании адреса следующей МК значение проверяемого условия Рi подставляется в младший разряд адреса А.

  Также есть разряд W по которому производится останов МП, и разряд межсегментного перехода Р, при единичном значении которого производится межсегментный переход, адрес нового сегмента берется в поле Х.

   Последний разряд в МК является контрольным разрядом проверки на четность.

   В целом схема на Рис. 8 работает следующим образом. По сигналу “Запуск” в RGAMK фиксируется начальный адрес = 0. При этом на выходах УП с задержкой, равной времени чтения информации из УП, формируются разряды МК, записанной по данному адресу.

   Одновременно по сигналу “Запуск” Тзап устанавливается в 1, и в схему УЧ начинают циклически поступать сигналы z1 , z2. По сигналу z1 в ОЧ  поступают импульсные управляющие сигналы , по z2 в регистр RGAMK записывается адрес следующей ячейки памяти.

        6. Принципиальная схема управляющей части

   Принципиальная схема построена на основе общей шины в которую вводятся все входные и выходные сигналы.

   Триггеры Тзап , Тош и Т реализованы на микросхеме ТВ9, RGAMK и GRSEG на микросхемах ТМ8, MS - на КП1, схема М2 на 2-х элементах ИП5 и микросхеме ЛП5, схема формирования импульсных сигналов на дешифраторе ИД3, УП - на пяти элементах ПЗУ РТ4.  

     ош                                                 ошибка                             0     RG

       С        &                      S    Тош                                            1    SEG    0                                        к.р.                   ___

                                                                             Р                                    1                                                       М2     ОШ

                                          R                                          &          C

                                                                                                  R                                                                                  ОШ

                                                                                                                               A           УП           ...

запуск                                                                                         0    RG     0

                  1                      J     Tзап                                            1   AMK  1

                               С        C                                            А``      2               2

                           остан      K                                                       3              3

сброс                                                                                          C

                                          R                                                     

                                                                                                   R  

                                                                                                В                              

                                                                                                                              0      MS                    &   1

                                                                                                                     Р1     1

                     R                                          Z2                                A``         ...    

                             T                          &                                                      Р15      15                             &  

                     D     

                                                                                                                              A 

        &          C                                  &    

C                                                               Z1                               Р

                                                                                                     остан

                                                                                                                              0                0                                        у1 

                        ___                                                                                                2      DC    1                схема               у2

                        ОШ                                                                                               4      MK           ...       формир.     ...

                                                                                                                              8                                 у1 - у12

                                                                                                      MK(4)                               15                                    у12 

                                                                                                      MK(3)

                                                                                                      MK(2)              C

                                                                                                      MK(1)

                                                                                                      MK(0)   

                                               Рис. 8.

                   7. Таблица микрокоманд

                                     Литература

1. Курс лекций по предмету “Процессоры”

2. Карцев М.А. Арифметика цифровых машин. М. “Наука” 1969

3. Шило В.Л. Популярные цифровые микросхемы. М. “Радио и связь”

                       Спецификация