Реферат: Обзор процессоров и шин ПВМ начиная с 386 машин

     лается в регистр получателя.  Этот шаг может быть повторен лю-

     бое число раз, если требуется передать много слов.

        Данные пересылаются от отправителя получателю  в  ответ  на

     импульс,  возбуждаемый  управляющим модулем на соответствующей

     линии строба. При этом предполагается, что к моменту появления

     импульса  строба в модуле - отправителе  данные подготовлены к

     передаче,  а модуль - получатель готов принять  данные.  Такая

     передача  данных  носит  название синхронной (синхронизирован-

     ной).

        Что произойдет,  если модули участвующие в обмене (один или

     оба), могут передавать или принимать данные только при опреде-

     ленных условиях ?  Процессы на магистралях могут носить асинх-

     ронный (несинхронизированный)  характер.  Передачу  данных  от

     отправителя получателю  можно  координировать  с помощью линий

     состояния, сигналы на которых отражают  условия  работы  обоих

     модулей. Как только модуль назначается отправителем, он прини-

     мает контроль над линией готовности отправителя,  сигнализируя

     с ее помощью о своей готовности принимать данные. Модуль, наз-

     наченный получателем,  контролирует линию готовности получате-

     ля, сигнализируя с ее помощью о готовности принимать данные.

        При передаче данных должны соблюдаться два условия. Во-пер-

                                - 12 -

     вых, передача  осуществляется  лишь в том случае, если получа-

     тель и отправитель сигнализируют о своей  готовности.  Во-вто-

     рых, каждое слово должно передаваться один раз.  Для обеспече-

     ния этих условий предусматривается определенная последователь-

     ность действий при передачи данных. Эта последовательность но-

     сит название протокола.

        В соответствии  с протоколом отправитель,  подготовив новое

     слово, информирует об этом получателя. Получатель, приняв оче-

     редное слово, информирует об этом отправителя. Состояние линий

     готовности в любой момент времени определяет действия, которые

     должны выполнять оба модуля.

        Каждый шаг в передаче данных от одной части системы к  дру-

     гой называется  циклом магистрали (или часто машинным циклом).

     Частота этих циклов определяется тактовыми сигналами ЦП.  Дли-

     тельность цикла  магистрали связана с частотой тактовых сигна-

     лов. Типичными являются тактовые частоты 5,  8,  10 и 16  МГц.

     Наиболее современные схемы работают на частоте до 24 МГц.

                       3.4  Порты ввода-вывода

        Адресное пространство ввода-вывода организовано в виде пор-

     тов. Порт представляет собой группу линий ввода-вывода, по ко-

     торым  происходит  параллельная передача информации между ЦП и

     устройством ввода-вывода, обычно по одному биту на линию. Чис-

     ло линий в порте чаще всего совпадает с размером слова, харак-

     терным для данного процессора. Входной порт чаще всего органи-

     зуется в виде совокупности логических вентилей,  через которые

     входные сигналы поступают на линии системной шины данных.  Вы-

     ходной порт реализуется в виде совокупности триггеров, в кото-

                                - 13 -

     рых хранятся сигналы, снятые с шины данных.

        Если в передаче информации участвует процессор,  то направ-

     ление потока входной и выходной информации принято  рассматри-

     вать относительно самого процессора.  Входной порт - это любой

     источник данных (например, регистр), который избирательным об-

     разом  подключается  к шине данных процессора и посылает слово

     данных в процессор. Наоборот, выходной порт представляет собой

     приемник  данных ( например,  регистр),  который избирательным

     образом подключается к шине данных процессора.  Будучи выбран,

     выходной порт принимает слово данных из микропроцессора.

        Процессор должен иметь возможность координировать  скорость

     своей работы со скоростью работы внешнего устройства,  с кото-

     рым он обменивается информацией.  В противном случае может по-

     лучиться, что входной порт начнет пересылать данные еще до то-

     го как, процессор их затребует, и процесс пересылки данных на-

     ложится  на какой-то другой процесс в ЦП.  Как уже отмечалось,

     эта координация работы двух устройств носит название  "рукопо-

     жатия", или квитирования.

        Теперь подробнее остановимся на режимах работы портов  вво-

     да-вывода.  Существуют  три  вида  взаимодействия процессора с

     портами ввода-вывода: программное управление, режим прерываний

     и прямой доступ к памяти (ПДП).

        Программно-управляемый ввод-вывод инициируется процессором,

     который выполняет программу, управляющую работой внешнего уст-

     ройства. Режим прерываний отличается тем, что инициатором вво-

     да-вывода является внешнее устройство.  Устройство, подключен-

     ное к выводу прерываний процессора,  повышает уровень  сигнала

     на  этом выводе (или в зависимости от типа процессора понижает

                                - 14 -

     его).  В ответ процессор, закончив выполнение текущей команды,

     сохраняет  содержимое  программного счетчика в соответствующем

     стеке и переходит на выполнение программы, называемой програм-

     мой обработки прерываний, чтобы завершить передачу данных.

        ПДП тоже инициируется устройством.  Передача  данных  между

     памятью  и  устройством ввода-вывода осуществляется без вмеша-

     тельства процессора.  Как правило, для организации ПДП исполь-

     зуются контроллеры ПДП, выполненные в виде интегральных схем.

                   3.5 Униварсальный синхронно-асинхронный

                              приемопередатчик

        Микропроцессор взаимодействует  с перифирийными устройства-

     ми,  принимающими и передающими данные в последовательной фор-

     ме. В процессе этого взаимодействия процессор должен выполнять

     преобразование параллельного кода в последовательный,  а также

     последовательного в параллельный.

        Чаще всего пересылка данных между процессором и  периферий-

     ными  устройствами  выполняются  асинхронно.  Другими словами,

     устройство может передавать данные в любой момент времени. Ес-

     ли данные не передаются,  устройство посылает просто биты мар-

     кера, обычно высокий уровень сигнала, что дает возможность не-

     медленно обнаружить любой разрыв цепи передачи.  Если устройс-

     тво готово передавать данные, передатчик посылает нулевой бит,

     обозначающий  начало  посылки.  За  этим нулевым битом следуют

     данные,  затем бит четности и , наконец, один или два стоп-би-

     та. Закончив передачу, отправитель продолжает посылать высокий

     уровень сигнала в знак того, что данные отсутствуют.

        Для удобства  проектирования  интерфейса  процессора с уст-

                                - 15 -

     ройствами последовательного ввода-вывода (как синхронными, так

     и  асинхронными) разработаны микросхемы универсальных синхрон-

     но-асинхронных приемопередатчиков (УСАПП). В состав УСАПП вхо-

     дят  функционирующие  независимо секции приемника-передатчика.

     Типичный УСАПП изображен на рис. 4

     Рисунок 4 расположен на следующей странице.

                                - 16 -

Разреше-                                                   От триггера

ние по-  8 7 6 5 4 3 2 1                                   " Буфер

лучения      Данные                                        передатчика

данных   ‑ ‑ ‑ ‑ ‑ ‑ ‑ ‑                                    свободен"

 ──┬───  ├─┴─┴─┴─┴─┴─┴─┤        ж      е    а  б  в  г  д  ─────┬─────

   └─────┤  Вентили И  │        │      │    ‑  ‑  ‑  ‑  ‑       │

         ├─┬─┬─┬─┬─┬─┬─┤        │      │   ┌┴──┴──┴──┴──┴┐      │

         ├─┴─┴─┴─┴─┴─┴─┤    ┌───­───┐  └──_│  Вентили И  │      │

         │ Буферный ре-│    │     R ├─────_│             │_─────┘

         │ гистр прием-│_─┬_│Триггер│      └─┬───┬────┬──┘

         │ ника        │  │ │"Данные│        │   │    │

         └─────────────┘  │ │готовы"│      ┌─┴───┴────┴──┐

              ‑           │ │S      │      │ Регистр сос-│_──────┐

              └────────┐  │ └┬──────┘      │ тояния      │       │

  Биты управления      │  │  └────────────_└─────────────┘       │

  от регистра состояния│  └────────────────────────┐             │

        ­              └─────────────┐      ┌──────┴────┐        │

        ├──────────────────────┐     └──────┤ Сдвиговый ├────────┘

   ┌────┴────┐            ┌────┴─────┐      │  регистр  │

   │  Логика ├───────────_│  Логика  ├─────_│ приемника │

   │проверки │            │ проверки │      │СР         │

   │паритета │            │ границы  │      └───────────┘

   │         │            │  кадра   │       ‑

   └───‑─────┘            └──────────┘       │

   ┌───┴─────┐            ┌──────────┐       │

   │Проверка │            │Синхрони- │       │

   │стартово-│            │зирующий  │       │

   │го бита  │_───────────┤генератор ├───────┘

                                - 17 -

      ‑ Последовательный вход   ‑  Частота 16хТ      Рис. 4

Буквами обозначено: а - Данные готовы;  б - Наложение; в - Ошибка

                    кадра; г - Ошибка четности;  д - Буфер  пере-

                    датчика свободен; е - Разрешение чтения слова

                    состояния; ж - Сброс триггера " Данные  гото-

                    вы"

        УСАПП заключен в корпус с 40 выводами и является дуплексным

     устройством (т. е. может передавать и принимать одновременно).

     Он выполняет логическое форматирование посылок.  Для подключе-

     ния УСАПП могут потребоваться дополнительные схемы, однако нет

     необходимости в общем  тактовом  генераторе,  синхронизирующем

     УСАПП и то устройство, с которым установлена связь. В передат-

     чике УСАПП предусмотрена двойная буферизация,  поэтому следую-

     щий  байт  данных может приниматься из процессора,  как только

     текущий байт подготовлен для передачи.

        Выпускаются микросхемы  УСАПП со скоростями передачи до 200

     Кбод.  Скорость работы передатчика и приемника (не обязательно

     одинаковые)  устанавливаются  с  помощью  внешних генераторов,

     частота которых должна в 16 раз превышать  требуемую  скорость

     передачи. Сигналы от внешних генераторов поступают на раздель-

     ные тактовые входы приемника и передатчика.

        Обычно и микропроцессор,  и устройства ввода-вывода подклю-

     чаются к своим УСАПП параллельно. Между УСАПП действует после-

     довательная связь (например по стандарту RS-232C).

                                - 18 -

                            4. MULTIBUS

        Структура магистрали,  обеспечивающей сопряжение всех аппа-

     ратных  средств,  является  важнейшим элементом вычислительной

     системы.  Магистраль позволяет многочисленным компонентам сис-

     темы взаимодействовать друг с другом.  Кроме того, в структуру

     магистрали заложены возможности возбуждения  прерываний,  ПДП,

     обмена данными с памятью и устройствами ввода-вывода и т. д.

      Магистраль общего назначения MULTIBUS фирмы Intel представ-

     ляет собой коммуникационный канал,  позволяющий координировать

     работу самых разнообразных вычислительных модулей. Основой ко-

     ординации служит назначение модуля системы MULTIBUS  атрибутов

     ведущего и ведомого.

                    4.1    Магистрали MULTIBUS I/II.

        Одним из  наиболее  важных элементов вычислительной системы

     является структура системной магистрали, осуществляющей сопря-

     жение всех аппаратных средств.  Системная магистраль обеспечи-

     вает взаимодействие друг с другом различных компонентов систе-

     мы и  совместное  использование системных ресурсов.  Последнее

     обстоятельство играет важную роль  в  существенном  увеличении

     производительности всей системы. Кроме того, системная магист-

     раль обеспечивает передачу данных с  участием  памяти  и  уст-

     ройств ввода-вывода, прямой доступ к памяти и возбуждение пре-

     рываний.

        Системные магистрали обычно выполняются таким образом,  что

     сбои проходящие в других частях системы, не влияют на их функ-

     ционирование. Это увеличивает общую надежность системы. Приме-

     рами магистралей общего назначения являются предложенные  фир-

                                - 19 -

     мой Intel архитектуры MULTIBUS I и II, обеспечивающие коммуни-

     кационный канал для координации работы самых разнообразных вы-

     числительных модулей.

        MULTIBUS I  и MULTIBUS II используют концепцию "ведущий-ве-

     домый".  Ведущим является любой модуль,  обладающий средствами

     управления магистралью. Ведущий с помощью логики доступа к ма-

     гистрали захватывает магистраль,  затем генерирует сигналы уп-

     равления  и  адреса  и  сами адреса памяти или устройства вво-

     да-вывода.  Для выполнения этих действий  ведущий  оборудуется

     либо блоком центрального процессора,  либо логикой, предназна-

     ченной для передачи данных по магистрали к местам назначения и

     от них.  Ведомый - это модуль, декодирующий состояние адресных

     линий и действующий на основании сигналов, полученных от веду-

     щих;  ведомый не может управлять магистралью. Процедура обмена

     сигналами между ведущим и ведомым позволяет модулям различного

     быстродействия взаимодействовать через магистраль. Ведущий ма-

     гистрали может отменить  действия  логики  управления  магист-

     ралью,  если ему необходимо гарантировать для себя использова-

     ние циклов магистрали. Такая операция носит название "блокиро-

     вания"  магистрали;  она  временно предотвращает использование

     магистрали другими ведущими.

        Другой важной особенностью магистрали является  возможность

     подключения многих ведущих модулей с целью образования многоп-

     роцессорных систем.

        MULTIBUS I  позволяет  передать  8- и 16 разрядные данные и

     оперировать с адресами длиной до 24 разрядов.

        MULTIBUS II воспринимает 8-,  16- и 32-разрядные данные,  а

     адреса длиной до 32 разрядов. Протоколы магистралей MULTIBUS I

                                - 20 -

     и II подробно описаны в документации фирмы Intel, которую сле-

     дует тщательно изучить перед использованием этих магистралей в

     какой - либо системе.

                        4.2  MULTIBUS I

        MULTIBUS I фирмы Intel представляет собой 16-разрядную мно-

     гопроцессорную систему,  согласующуюся со стандартом IEEE 796.

     На рис. 5 приведена структурная схема сопряжения с магистралью

     MULTIBUS I.  На рисунке не показана локальная шина и локальные

     ресурсы МП 80386.

     Рисунок 5 расположен на следующей странице.

                                                             Рис.5

                                - 21 -

                                            ╔═════════════╗

    ┌──────────────────────────────────────_║             ║

    │              ┌────────────────────────╢             ║─────┐

    │              │ ┌──────────────────────╢    80386    ╟───┐ │

    │              │ │            ┌─────────\             ║   │ │ Разре-

    │              │ │            │ ┌───────/             ║   │ │ шение

    │              │ │            │ │       ╚═╤═╤═════════╝   │ │ байта

    │     Состояние│ │    Данные  │ │  Адрес  │ └───────┐     │ │

    │      МП 80386│ │    МП 80386│ │ МП 80386│ ┌─────┐ │     │ │

    │              │ │            │ │         │ │     │ │     │ │

    │              │ │            │ │         │ │     │ │     │ │

 ┌──┴──────┐   ┌───\─/──┐         │ │   ┌─────\─/ ──┐ │ │  ┌──\─/──┐

 │Генератор│   │ Логика │         │ │   │ Дешифратор│ │ │  │Логика │

 │состояния│   │S0#-S1# │         │ │   │   адреса  │ │ │  │ А0/А1 │

 │ожидания │   │        │         │ │   └──────┬────┘ │ │  └──┬─┬──┘

 └─────‑───┘   └───┬────┘         │ │          │      │ │     │ │

       │ ┌─────────┴────┐         │ │          │      │ │     │ │

     ┌─┴─┼─────────┬────┼─────────┼─┼──────────┘      │ │     │ │

  ┌──­───­───┐  ┌──­────­───┐   ┌─\ /──────┐         ┌\─/─────\─/──┐

  │  Арбитр  │  │ Контроллер│   │ Приемо-  │         │ Адресные    │

  │магистрали│  │ магистрали│   │передатчик│         │ фиксаторы   │

  │  82289   │  │   82286   │   │ данных   │         └─────────────┘

  └──────────┘  └───────────┘   └──────────┘              ‑ ‑

       ‑              ‑            ‑ ‑ Данные             │ │ Адрес

       │              │            │ │ MULTIBUS           │ │ MULTIBUS

       ­              ­            ­ ­                    ­ ­

Страницы: 1, 2, 3, 4