на тему рефераты
 
Главная | Карта сайта
на тему рефераты
РАЗДЕЛЫ

на тему рефераты
ПАРТНЕРЫ

на тему рефераты
АЛФАВИТ
... А Б В Г Д Е Ж З И К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Э Ю Я

на тему рефераты
ПОИСК
Введите фамилию автора:

Реферат: Бакалаврская работа. Программная модель 32-разядной МЭВМ фирмы Motorola


      старшие байты слова (двойного слова) располагаются в ячейках с меньшими адресами;

      адресом слова (двойного слова) считается его старший байт.

Таким образом, в соответствии с концепцией, принятой фирмой Моторола, слово размещается в памяти в двух соседних ячейках и начинается со старшего байта. Это означает, что при чтении слова, размещенного по адресу Х МС68300 считывает два соседних байта, причем байт по адресу Х интерпретируется как старший, а байт по адресу Х+1 как младший.  Соответственно, длинное слово размещается в четырех смежных ячейках памяти, причем старший байт длинного слова находится по меньшему адресу.

Способы адресации

  Процессор CPU32 реализует следующие способы адресации операндов:

  • регистровая (операнд в регистре данных или адреса),
  • косвенно-регистровая (операнд в ячейке памяти, адресуемой содержимым регистра адреса),
  • косвенно-регистровая с постинкрементом (операнд в ячейке памяти, адресуемой содержимым регистра адреса, которое автоматически увеличивается после выборки операнда для адресации следующей ячейки),
  • косвенно-регистровая с предекрементом (операнд в ячейке памяти, адресуемой содержимым регистра адреса, которое автоматически уменьшается перед выборкой операнда для адресации предыдущей ячейки),
  • косвенно-регистровая со смещением (операнд в ячейке памяти, адрес которой является суммой содержимого регистра адреса и 16-разрядного смещения d16, заданного в команде),
  • косвенно-регистровая с индексированием (операнд в ячейке памяти, адрес которой является суммой содержимого регистра адреса, индексного регистра и данного в команде 8-разрядного смещения d8),
  • прямая (операнд в ячейке памяти, адрес которой задается числом Abs, указанным в команде),
  • относительная (операнд в ячейке памяти, адрес которой является суммой текущего содержимого программного счетчика PC и данного в команде 16-разрядного смещения d16 или базового смещения bd),
  • относительная с индексированием (операнд в ячейке памяти, адрес которой является суммой содержимого программного счетчика PC, индексного регистра и данного в команде 16-разрядного смещения d16 или 32-разрядного базового смещения bd),
  • непосредственная (значение операнда Im дано в команде).

 

 

 

Форматы команд

Команды процессора МС68300 могут содержать от одного до пяти слов. Любая команда всегда расположена по четному адресу. Формат команды в общем виде показан на рисунке 1:

Командное слово

(первое слово, определяющее операцию и способ адресации)

Непосредственный операнд

(одно или два слова)

Эффективный адрес источника

(одно или два слова)

Смещение

(одно или два слова)

Рисунок 1.

Система команд CPU32

Процессор CPU32 выполняет набор из 139 команд, которые реализуют следующие группы операций:

  • операции пересылки,
  • арифметические операции,
  • логические операции,
  • операции сдвига,
  • операции сравнения и тестирования,
  • битовые операции,
  • операции управления;
  • операции условной установки байтов.

Таблица1 - Набор команд процессора CPU32

Синтаксис ассемблера

Разрядность

Операция

Адресация
ADD Dn, <EA> B, W, L <dst> + Dn -> <dst> 1,(3-9,13)
ADD <EA> , Dn B, W, L Dn+ <src> - Dn (1-14),1
ADDA <EA>, An W, L <dst> + An -> An (1-14),2
ADDI # Im, <EA> B, W, L <dst> + Im -> <dst> 12,(1,3-9,13)
ADDQ # Im, <EA> B, W, L <dst> + Im -> <dst> 12,(1-9,13)
ADDX Dy, Dx B, W, L Dx + Dy + X -> Dx 1,1
ADDX - (Ay),- (Ax) B, W, L <dst> + <src> + X -> <dst> 5,5
SUB Dn, <EA> B, W, L <dst> - Dn -> <dst> 1,(3-9,13)
SUB <EA>, Dn B, W, L Dn+ <src> -> <dst> (1-14),1
SUBA <EA>,An W, L An- <src> -> An (1-14),2
SUBI # Im, <EA> B, W, L <dst> - Im -> <dst> 12,(1,3-9,13)
SUBQ # Im, <EA> B, W, L <dst> - Im -> <dst> 12,(1-9,13)
SUBX Dy, Dx B, W, L Dx - Dy - X -> <dst> 1,1
SUBX - (Ay), - (Ax) B, W, L <dst> - <src> - X -> <dst> 5,5
NEG <EA> B, W, L O - <dst> -> <dst> (1,3-9,13)
NEGX <EA> B, W, L O - <dst> - X -> <dst> (1,3-9,13)
ABCD Dy, Dx W Dx + Dy + X -> Dx 1,1
ABCD - (Ay), - (Ax) W <dst> + <src> + X -> <dst> 5,5
SBCD Dy, Dx W Dx- Dy - X -> Dx 1,1
SBCD - (Ay), - (Ax) W <dst> - <src> - X -> <dst> 5,5
NBCD <EA> W O - <dst> - X -> <dst> (1,3-9,13)
MULS <EA>, Dn W, L Dn * <src> -> Dn (1,3-14),1
MULS.L <EA>, Dh-Dl L Dn * <src> -> Dn (1,3-14),1
MULU <EA>, Dn W, L Dn * <src> -> Dn (1,3-14),1
MULU.L <EA>, Dh-Dl L Dl * <src> -> Dh:Dl (1,3-14),1
DIVS <EA>, Dn W, L Dn / <src> -> Dn (1,3-14),1
DIVS.L <EA>, Dr:Dq L Dr:Dq / <src> -> Dr:Dq (1,3-14),1
DIVSL.L <EA>, Dr:Dq L Dq / <src> -> Dr:Dq (1,3-14),1
DIVU <EA>, Dn W Dn / <src> -> Dn (1,3-14),1
DIVU.L <EA>, Dr:Dq L Dr:Dq / <src> -> Dr:Dq (1,3-14),1
DIVUL.L <EA>, Dr:Dq L Dq / <src> -> Dr:Dq (1,3-14),1
CLR <EA> B,W,L 0 -> <dst> (1,3-9,13)

Таблица2 - Команды логических операций

Синтаксис ассемблера

Разрядность

Операции

Адресация
AND <EA>, Dn B, W, L Dn ^ <src> -> Dn (1, 3 - 14), 1
AND Dn, <EA> B, W, L <dst> ^ Dn -> <dst> 1, (1,3 - 9,13)
ANDI # Im, <EA> B, W, L <dst> ^ Im -> <dst> 12, (1, 3 - 9,13)
ANDI # Im, CCR W CCR ^ Im -> CCR 12, -
ANDI # Im, SR W SR ^ Im -> SR 12, -
OR <EA>, Dn B, W, L Dn <src> -> Dn (1, 3 - 14), 1
OR Dn, <EA> B, W, L <dst> Dn -> <dst> 1, (1,3 - 9,13)
ORI # Im, <EA> B, W, L <dst> Im -> <dst> 12, (1, 3 - 9,13)
ORI # Im, CCR W CCR Im -> CCR 12, -
ORI # Im, SR W SR Im -> SR 12, -
EOR Dn, <EA> B, W, L <dst> + Dn -> <dst> 1, (1, 3 - 9,13)
EORI # Im, <EA> B, W, L dst> + Im -> <dst> 12, (1, 3 - 9,13)
EORI # Im, CCR W CCR + Im -> CCR 12, -
EORI # Im, SR W SR + Im -> SR 12, -
NOT B, W, L <dst> -> <dst> (1, 3 - 9.13)

Таблица3 - Команды сдвигов

Синтаксис ассемблера

Разрядность

Адресация
ASL Dx, Dv B, W, L 1, 1
ASL # Ns, Dv B, W, L 12, 1
ASL <EA> W (3 - 9,13)
ASR Dx, Dv B, W, L 1,1
ASR # Ns, Dv B, W, L 12,1
ASR <EA> W (3 - 9,13)
LSL Dx, Dv B, W, L 1,1
LSL # Ns, Dv B, W, L 12,1
LSL <lEA> W (3 - 9,13)
LSR Dx, Dv B, W, L 1,1
LSR # Ns, Dv B, W, L 12,1
LSR <lEA> W (3 - 9,13)
ROL Dx, Dv B, W, L 1,1
ROL # Ns, Dv B, W, L 12,1
ROL <EA> W (3 - 9,13)
ROR Dx, Dv B, W, L 1,1
ROR # Ns, Dv B, W, L 12,1
ROR <EA> W (3 - 9,13)
ROXL Dx, Dv B, W, L 1,1
ROXL # Ns, Dv B, W, L 12,1
ROXL <EA> W (3 - 9,13)
ROXR Dx, Dv B, W, L 1,1
ROXR # Ns, Dv B, W, L 12,1
ROXR <EA> W (3 - 9,13)

Таблица4 - Команды сравнения и тестирования.

Синтаксис ассемблера

Разрядность

Операции

Адресация
СMP <EA>, Dn B, W, L Dn - <src> (1 - 14), 1
СMP <EA>, An W, L An - <src> (1 - 14), 2
CMPI # Im, <EA> B, W, L <dst> - Im 12, (1, 3 - 11,13,14)
CMPM (Av) +,(Ax) + B, W, L <dst> - <src> 4,4
CMP2 <EA>, Rn B, W, L (Rn)<LB, (Rn)>UB (3,6-11,13,14), (1,2)
TST <EA> B, W, L <dst> - 0 (1, 3 – 9,13)
TAS <EA> B <dst> - 0, 1 -> b7 (1, 3 - 14)

Таблица 5 - Команды битовых операций.

Синтаксис ассемблера

Разрядность

Операции

Адресация
BTST Dn, <EA> B, L bn -> Z 1, (1, 3 - 14)
BTST # Nb, <EA> B, L bn -> Z 12, (1, 3 - 14)
BSET Dn, <EA> B, L bn -> Z, 1 -> bn 1, (1, 3 - 9,13,14)
BSET # Nb, <EA> B, L bn -> Z, 1 -> bn 12, (1, 3 - 9,13,14)
BCLR Dn, <EA> B, L bn -> Z, 0 -> bn 1, (1, 3 - 9,13,14)
BCLR # Nb, <EA> B, L bn -> Z, 0 -> bn 12, (1, 3 - 9,13,14)
BCHG Dn, <EA> B, L bn -> Z, bn -> bn 1, (1, 3 - 9,13,14)
BCHG # Nb, <EA> B, L bn -> Z, bn -> bn 12, (1, 3 - 9,13,14)

Таблица 6 - Команды управления и установки байтов.

Синтаксис ассемблера

Операции

Адресация
JMP <EA> <dst> -> PC (3, 6 - 11,13,14)
JSR <EA> SP - 4 -> SP, PC -> (SP), <dst> -> PC (3, 6 - 11,13,14)
RTS (SP) -> PC, SP + 4 -> SP
RTR (SP) -> CCR, SP + Z -> SP, (SP) -> PC, SP + 4 -> SP
Scc <EA>

Если (сс) выполняется, то 1 ... 1 -> <dst>,
если (сс) не выполняется, то 0 ... 0 -> <dst>

 (1, 3 - 9,13,14)

Таблица 7 - Изменение признаков после выполнения команд

Команды

X

N

Z

V

C

Примечание
ABCD, SBCD, NBCD + ? * ? + X=С - десятичный перенос
ADD, ADDI, ADDQ, SUB, SUBI, SUBQ, NEG + + + + + X=С - десятичный перенос
ADDX, SUBX, NEGX + + * + + X=С - десятичный перенос
MULS, MULU, DIVS, DIVU - + + + 0

MOVE, MOVEQ, AND, ANDI,
OR, ORI, EOR, EORI, NOT, CLR,
EXT, TAS, TST

 - + + 0 0
CMP, CMPI, CMPM - + + + +
CMP2 - ? + ? +
BTST, BSET, BCLR, BCHG - - + - - Z = bn (инверсия)
ASL, ASR + + - + + V = 1 при изменении знака
LSL, LSR + + + 0 +
ROL, ROR - + + 0 +
ROXL, ROXR + + + 0 +
CHK + + + + +
MOVE, ANDI, ORI, EORI to CCR или SR + + + + +

Страницы: 1, 2, 3
на тему рефераты
НОВОСТИ на тему рефераты
на тему рефераты
ВХОД на тему рефераты
Логин:
Пароль:
регистрация
забыли пароль?

на тему рефераты    
на тему рефераты
ТЕГИ на тему рефераты

Рефераты бесплатно, реферат бесплатно, курсовые работы, реферат, доклады, рефераты, рефераты скачать, рефераты на тему, сочинения, курсовые, дипломы, научные работы и многое другое.
Copyright © 2012 г.
При использовании материалов - ссылка на сайт обязательна.